

王道考研——计算机组成原理

WWW.CSKAOYAN.COM

计算机考研强化直播

强化阶段（二轮）复习策略

核心策略——抓住主要矛盾和矛盾的主要方面

第一轮复习：主要矛盾——过线，打基础

主攻小题，打好基础，对课程形成较完整的认知

第二轮复习：主要矛盾——迅速提分，强化考试重点

把握考试重点，对命题重点范围进行训练

第三轮复习：主要矛盾——把握做题节奏，查缺补漏

做模拟题、真题。
全面查缺补漏

Tips: 很少有人能把王道书所有题目一题不漏的做完做透，因此要有选择地训练。做题在精不在多

考试形式和试卷结构

考试形式和试卷结构

一、试卷满分及考试时间 —— 本试卷满分为 150 分、考试时间为 180 分钟

二、答题方式 —— 答题方式为闭卷、笔试

三、试卷内容结构

数据结构 45 分 —— 11道小题22分，2道大题23分

计算机组成原理 45 分 —— 11道小题22分，2道大题23分

操作系统 35 分 —— 10道小题20分，2道大题15分

计算机网络 25 分 —— 8道小题16分，1道大题9分

四、试卷题型结构

单项选择题（共80分，40小题，每小题2分）

综合应用题（共70分）

408真题构成



一、单项选择题：第 1~40 小题，每小题 2 分，共 80 分。下列每题给出的四个选项中，只有一个选项最符合试题要求。

1~11 ——数据结构（22）

12~22 ——计组（22）

23~32 ——操作系统（20）

33~40 ——计网（16）

二、综合应用题：第 41~47 小题，共 70 分。

数据结构（23分）

计组（23分）

操作系统（15分）

计网（9分）

2009	2010	2011	2012	2013	2014	2015
中断控制方式的处理过程；DMA控制方式的处理过程。	指令格式；寻址范围；指令执行的微操作过程	C语言中常见变量的表示；强制类型转换；补码加法的应用；溢出判断。	CPU性能指标的计算；引入Cache后的访存原理；虚拟内存的工作原理；DMA控制方式的工作原理；低位交叉存储的流水线	CPU性能指标、总线性能指标的计算；低位交叉存储方式；总线的突发传送过程；引入Cache后的访存原理；	结合C语言，读懂各条指令的作用；条件转移指令的工作原理；五段式指令流水线	指令执行的数据通路；数据通路上各种常见的硬件部件及作用；控制信号连线；
指令执行的详细过程；说明每一步的微操作、微命令。并安排合理的时序	Cache和主存的映射；C语言汇总二维数组的存储原理；Cache命中率的计算	虚拟存储系统的地址结构；Cache的工作原理；TLB的工作原理；	数据的移位运算；五段式指令流水线；流水线的“冲突”原因；	条件转移指令的工作原理；CPU内部常见的硬件部件（根据处理逻辑推测）	Cache的工作原理；指令的溢出判断；虚拟存储，缺页异常的产生原因；TLB的工作原理；	指令格式；各步微操作对应的微命令；微操作的时序安排；
2016	2017	2018	2019	2020	2021	2022
中断控制方式的处理过程；	C语言强制类型转换；各种数的精度问题、溢出问题	程序定时查询方式的工作过程；中断查询方式的工作过程；DMA方式的工作过程；	C语言对应的指令序列；条件转移指令、无条件转移指令、函数调用 call 指令的原理；数据的精度、溢出问题	数据的运算：二进制乘法；溢出问题	指令格式；数据的运算、溢出问题；	一条指令的执行过程；指令执行的电路数据通路原理
TLB的工作原理；Cache的工作原理；虚拟存储，缺页异常；Cache淘汰策略、页面淘汰处理；	C语言对应的指令序列；比较指令cmp、条件转移指令的工作原理；数据的运算，算数左移	虚拟存储，地址结构；TLB的工作原理；Cache的工作原理；有TLB、Cache的地址变换过程	虚拟分页存储；Cache的工作原理；	Cache的工作原理；结合C语言分析Cache命中情况；	虚拟存储，地址结构；TLB的工作原理；	磁盘原理；IO控制方式

- 图示说明:

数据的运算；强制类型转换；精度、溢出问题	3+3
Cache、TLB、虚拟分页	8
一条指令的执行过程	6
指令序列的工作过程	4
三种IO控制方式	3
杂七杂八	4

分 界 线

计组大题备考策略

课程安排



备考策略：分类突破、循序渐进

先挑软柿子捏——第七章、第三章（相对独立）

再啃硬骨头——第二、四、五章（相互结合较为紧密）

P1: 大题备考策略 + 输入输出系统大题（第七章）

P2: 存储系统大题（第三章）

P3: 数据的运算（第二章）

P4: 一堆指令的执行（第四章）

P5: 一条指令的执行（第五章）

分 界 线

I/O相关的历年真题

2018年真题

43. (8分) 假定计算机的主频为 500MHz, CPI 为 4。现有设备 A 和 B, 其数据传输速率分别为 2MB/s 和 40MB/s, 对应 I/O 接口中各有一个 32 位数据缓冲寄存器。请回答下列问题, 要求给出计算过程。↵

(1) 若设备 A 采用定时查询 I/O 方式, 每次输入/输出都至少执行 10 条指令。设备 A 最多间隔多长时间查询一次才能不丢失数据? CPU 用于设备 A 输入/输出的时间占 CPU 总时间的百分比至少是多少? ↵

(2) 在中断 I/O 方式下, 若每次中断响应和中断处理的总时钟周期数至少为 400, 则设备 B 能否采用中断 I/O 方式? 为什么? ↵


(3) 若设备 B 采用 DMA 方式, 每次 DMA 传送的数据块大小为 1000B, CPU 用于 DMA 预处理和后处理的总时钟周期数为 500, 则 CPU 用于设备 B 输入/输出的时间占 CPU 总时间的百分比最大是多少? ↵

2016年真题

44. 假定 CPU 主频为 50MHz, CPI 为 4。设备 D 采用异步串行通信方式向主机传送 7 位 ASCII 字符, 通信规程中有 1 位奇校验位和 1 位停止位, 从 D 接收启动命令到字符送入 I/O 端口需要 0.5ms。请回答下列问题, 要求说明理由。←

(1) 每传送一个字符, 在异步串行通信线上共需传输多少位? 在设备 D 持续工作过程中, 每秒钟最多可向 I/O 端口送入多少个字符? ←

(2) 设备 D 采用中断方式进行输入/输出, 示意图如下。←



I/O 端口每收到一个字符申请一次中断, 中断响应需 10 个时钟周期, 中断服务程序共有 20 条指令, 其中第 15 条指令启动 D 工作。若 CPU 需从 D 读取 1000 个字符, 则完成这一任务所需时间大约是多少个时钟周期? CPU 用于完成这一任务的时间大约是多少个时钟周期? 在中断响应阶段 CPU 进行了哪些操作? ←

2009年真题

43. (8 分) 某计算机的 CPU 主频为 500MHz, CPI 为 5 (即执行每条指令平均需 5 个时钟周期)。假定某外设的数据传输率为 0.5MB/s, 采用中断方式与主机进行数据传送, 以 32 位为传输单位, 对应的中断服务程序包含 18 条指令, 中断服务的其他开销相当于 2 条指令的执行时间。请回答下列问题, 要求给出计算过程。←

1) 在中断方式下, CPU 用于该外设 I/O 的时间占整个 CPU 时间的百分比是多少? ←

2) 当该外设的数据传输率达到 5MB/s 时, 改用 DMA 方式传送数据。假定每次 DMA 传送块大小为 5000B, 且 DMA 预处理和后处理的总开销为 500 个时钟周期, 则 CPU 用于该外设 I/O 的时间占整个 CPU 时间的百分比是多少 (假设 DMA 与 CPU 之间没有访存冲突)? ←

分 界 线

输入输出系统大题总结

一、程序查询

键盘

WASD
①速率

USB

②缓冲区大小
4B, 32bit

缓冲区
WASD

芯片(I/O接口)

0.5M
→高/不丢
→低/丢

及时取

CPU

查询程序
定时执行


每24S

①
② = CPU 查询频率(至少)

$$\frac{2MB/S}{4B} = \text{每秒冲满几次}$$

0.5M

二. 中断 I/O




$$\frac{40\text{MB/s}}{4\text{B}} = 10\text{M次}$$

$$\frac{1\text{s}}{10\text{M}} = 0.1\mu\text{s}$$

$$\begin{aligned} &400\text{ Clock} \\ &= \frac{400}{500\text{ns}} = 0.8\mu\text{s} \end{aligned}$$

三. DMA方式 (块设备)




DMA中断 V.S. DMA请求

↓
一整块传完
中断一次

↓
缓冲区冲满一次
请求一次

IO大题





公众号：王道在线



b站：王道计算机教育



抖音：王道计算机考研